Mot denna bakgrund har det kommande VLSI-symposiet blivit en viktig scen för konkurrens mellan Intel och TSMC inom avancerad processteknik.TSMC förväntas presentera sin 2nm-klass A16 ångström CMOS-teknik vid evenemanget.Processen använder gate-all-around, eller GAA, transistorer och introducerar baksidans kraftleverans genom en ny "Super Power Rail", eller SPR, design.
Intel har redan avslöjat några kärndetaljer i sin 18A-P-process.Enligt medierapporter förblir viktiga strukturella parametrar för 18A-P, inklusive bibliotekshöjd och kontaktad polypitch, desamma som baslinjens 18A-process.De huvudsakliga uppgraderingarna är fokuserade på inställning på transistornivå och spänningsoptimering.Antalet VT BT-paralternativ har utökats från fyra i 18A till fler än fem, och en ny logisk tröskelspänning har lagts till mellan ultralåg tröskelspänning, eller ULVT, och lågtröskelspänning, eller LVT.
18A-P-processen förbättrar också processvariabilitetskontroll och termisk effektivitet, vilket stödjer dess lågeffekt- och högpresterande mål.Dessa förbättringar är en av anledningarna till att Apple och andra fabellösa chipdesigners visar ett större intresse för tekniken.För att uppnå dessa prestandavinster har Intel introducerat nya RibbonFET-varianter baserade på dess gate-all-around-arkitektur, inklusive förbättrade kontakt högpresterande transistorer och optimerade lågeffektsenheter, vilket stärker enhetens grund för bättre prestanda och energieffektivitet.
Intel sa också att de har skärpt de sneda hörnen av 18A-P-processen med 30 %, i syfte att förbättra prestandakonsistensen och minska variationen.Skeva hörn hänvisar till skillnader i transistorprestanda och effektegenskaper inom samma processnod.När halvledartillverkningen avancerar till mer aggressiva noder, blir transistorbeteendet allt mer ojämnt, vilket gör variabilitetskontroll till en stor utmaning.
Intels första produkt baserad på 18A-processen, Panther Lake, har enligt uppgift gått in i volymproduktion i slutet av 2025. Företaget planerar att rulla ut 18A-härledda processteknologier i faser, med 18A-P som förväntas komma 2026 och en ytterligare uppgraderad 18A-PT-process planerad till 2028.
Samtidigt förbereder TSMC för debuten av sin A16-process, företagets första nod baserad på Super Power Rail-teknologi.Processen kommer att presenteras formellt vid VLSI-symposiet, planerat till 14 till 18 juni. Enligt TSMC, jämfört med den prestandaförbättrade N2P-noden, kan A16 leverera en prestandaförbättring på 8 % till 10 % vid samma effekt, minska strömförbrukningen med 15 % till 20 % vid samma prestanda, och ge ytterligare 1 den % 8 % i chip.
TSMC planerar att påbörja massproduktion av A16 under fjärde kvartalet 2026. Branschrykten tyder allmänt på att Nvidias Feynman-chip kan vara den första produkten som använder processen.Supply chain-källor indikerar att A16 kommer att paras med CoWoS-L och SoIC avancerade förpackningsteknologier, vilket möjliggör systemskalning på upp till 9,5 gånger hårkorsstorleken.Processen är främst inriktad på högpresterande datorer, eller HPC, arbetsbelastningar.